主办单位表示，AI运算发展已经到了关键转折点，尤其是LLM快速更新，更需要大量计算来进行AI 模型训练和各类AI推理。在此同时，因应AI时代全面来临，IC设计与验证将面临巨大的挑战，要透过不断缩小制程来满足性能、功耗、面积和成本的目标，对于IC设计业者来说也形成挑战上的困难。而RISC-V开源处理器架构，在国际基金会RISC-V International的努力下，逐步形成国际标准，透过功能强大且灵活的设计元件，可设计成AI晶片以加速AI训练与实现低耗能边缘AI推论，则为IC产业带来加速创新的机会。
为了让IC设计测试相关产学研，了解半导体产业如何透过AI加速IC设计与测试验证效率，并且认识RISC-V最新发展与AI应用，主办单位将于9月10日至11日新竹晶宴会馆举办「Reshape the Future with AI」系列活动，包含9月10日由Accellera与台湾积体电路学会（TICD）所主办的2024 DVCon Taiwan，以及9月11日则由台湾RISC-V联盟与台湾物联网产业技术协会所共同主办的 2024 RISC-V Taipei Day。本系列活动极具价值，欢迎任何有兴趣了解最先进 IC技术与AI晶片发展的相关人士参与。
DVCon为世界IC设计验证相关领域最大型会议，2023年第一次引进台湾举行。今年将在9月10日于新竹举办实体会议 DVCon Taiwan 2024，希望借由主题演讲、高峰论坛、课程及论文发表等议程，就当前IC设计及验证所面临的新挑战、新议题，以及AI运算趋势，分享最新技术与创新解法，并透过现场展览活动，促进产学研等人员交流，进而提升IC设计验证研究与IC产业创新发展之竞争力。
本次活动邀请来自Synopsys、Cadence、Siemens EDA、Truechip、AMD、MediaTek、Silicon Interface、Andes等IC设计产业大厂专家，针对单晶片（SOC）设计验证、AI加速IC设计与验证等议题发表主题演讲，专家学者针对AI与工程师合作议题进行座谈，并针对IC验证测试发表最新教学课程与论文发表，现场并邀请TalentPros、TESDA、Arteris IP、Cadence、Baum、Synopsys、Perforce、Siemens、S2C、Truechip等厂商进行最新产品与技术展示。
RISC-V在AI领域的设计与应用，是6月RISC-V Summit Europe及8月RISC-V Summit China各家最关注的主题之一，从指令集架构定义、硬体实现到 AI 软体，众多厂商探索RISC-V 在 AI 处理器的创新设计。可以说RISC-V的高度发展与AI（尤其边缘AI）的兴起同时发生，这将为ISA提供巨大的机会，例如三星在矽谷建立RISC-V AI晶片的设计团队已看出关键趋势！
RISC-V International执行长Calista Redmond说：「RISC-V：An Open Standard」RISC-V是一项开放的国际标准，如何实现百工百业的AI，从云到端的AI晶片处理器会为晶片设计带来什么样的技术规范与转变？
今年的RISC-V Taipei Day将邀请多位在国际RISC-V International组织中极具影响力的人物亲自来台现身说法！将由台湾RISC-V联盟林志明会长以More than AI开场，并邀请RISC-V International董事会主席Lu Dai、晶心科技苏泓萌博士、Tenstorrent首席架构师练维汉、Rivos co-founder Mark Hayter于上午场发表主题演讲、并有一场精彩对谈；另外主办单位也邀请Microchip Technical Fellow Ted Speers、Ventana CPO Travis Lanier、RISC-V Software Ecosystem (RISE)的Vice Chair Barna Ibrahim专家代表、义传科技董事长暨执行长吴文灿博士、池安量子资安池明洋创办人等业界领袖参与专题发表与精英座谈，分享RISC-V近期技术突破与市场观察。于会场内包含ITRI资通所(PQC)、RISE、RIVOS、Andes、Powerchip、Tenstorrent、义传科技、中山产发中心、台湾RISC-V联盟LLM SIG及Platform SIG、TKI售票系统等超过二十个产学研单位设置摊位，提供与会观众与展商互相交流研发成果与技术展示。
點擊閱讀下一則新聞
